AES算法并行加速的研究与设计

详细信息    本馆镜像全文|  推荐本文 |  |   获取CNKI官网全文

作者：佟玉伟 论文级别：硕士 学科专业名称：密码学 中文关键词：先进加密算法标准 ; 可编程逻辑阵列 ; 并行 英文关键词：the Advanced Encryption Standard ; Field Programmable Gate Array ; Parallel 学位年度：2003 导师：陆浪如 学科代码：110505 学位授予单位：中国人民解放军信息工程大学 论文提交日期：2003-06-01

摘要

论文首先对分组密码算法标准的发展过程与AES标准的评选过程作了概括性的介绍。在阐明了算法所使用的数学知识和设计原则基础之上，对各种实现方法，进行了较系统、细致的分析，找出了制约其性能的关键因素。该文针对系统芯片的嵌入式应用，设计完成了一种基于现场可编程逻辑门阵列器件的并行加密运算内核。最后讨论了设计实现的性能指标与安全性。
This paper introduces the Advanced Encryption Standard briefly in the first. Secondly,it interprets the base on maths and the criterion in design .Then it discusses some implementations while pointing out the advantages and disadvantages . And a parallel-encrypt processor on FPGA is developed to satisfy the high speed encryption demanding. Finally,I bring out its function meters and a safe problem-the analysis based on energy consumed.

引文

【1】 Joan Daemen, Vincent Rijmen.: AES Proposal: Rijndael. 1999
    【2】 Piotr Mroczkowski: Implementation of the block cipher Rijndael using FPGA 2002.3
    【3】 NIST, "Advanced Encrypyion Standard(AES)", FIPS PUB197, Nov.2001.
    【4】 Biham E, Shamir: A. Power Analysis of the Key Scheduling of AES Candidates, http://www.nist.gov/aes
    【5】 Nicholas Weaver John Wawrzynek: Very High Performance,Compact AES Implementations in Xilinx FPGAs. 2002.4
    【6】 北京理工大学ASIC研究所：《VHDL语言100例详解》清华大学出版社
    【7】 朱明程：《XILINX数字系统现场集成技术》东南大学出版社
    【8】 边计年 薛宏熙：《用VHDL设计电子线路》清华大学出版社
    【9】 候伯亨 顾新：《VHDL硬件描述语言与数字逻辑电路设计》西安电子科技大学出版社
    【10】 徐志军 徐光辉：《CPLD/FPGA的开发与应用》电子工业出版社
    【11】 Xilinx: 《The Programmable Logic》Xilinx公司
    【12】 [美]Bruce Schnerer：《应用密码学》机械工业出版社
    【13】 佟玉伟，陆浪如：《基于FPGA的rijndael算法并行设计》信息安全与通信保密，2002(9)
    【14】 张超，陆浪如：《AES算法的代码分析与快速实现》交通与计算机，2001(2)
    【15】 佟玉伟，陆浪如：《先进加密算法(AES)基于FPGA的并行实现》交通与计算机，2002(6)
    【16】 朱明程，林欣荣《VHDL设计中电路简化问题的探讨》电子技术应用2002(6)
    【17】 李明，胡捍英，佟玉伟 《W-CDMA速率适配算法的FPGA实现》电子设计应用2003(5)