基于CPLD设计实现逻辑器件的芯片级检测

详细信息    查看全文 | 推荐本文 |

	英文篇名：Chip Level Detection of Logic Devices Based on CPLD Design 作者：张玲明 ; 俞凯 关键词：CPLD ; 并行计算机 ; 芯片级测试技术 ; ALU ; 总线接口技术 英文关键词：CPLD;;parallel computer;;chip level testing technology;;ALU;;bus interface technology 中文刊名：KONG 英文刊名：Aviation Maintenance & Engineering 机构：江苏金陵机械制造总厂; 出版日期：2017-10-20 出版单位：航空维修与工程 年：2017 期：No.316 语种：中文; 页：KONG201710016 页数：3 CN：10 ISSN：11-4912/V 分类号：43-45

摘要

基于CPLD复杂可编程逻辑器件为核心的硬件电路,对某型计算机中所使用的俄制588系列专用大规模集成电路芯片进行性能和逻辑功能测试。该方法能够准确检测芯片故障,大大提高了修理效率。本文论述了利用CPLD复杂可编程逻辑器件设计的基本电路结构和实现原理,并与传统的故障检测方法进行对比,突显其在芯片级检测中的优势。
        

引文

[1]阎石.数字电子技术基础[M].北京:人民教育出版社,1981.
    [2]雷绍充,邵志标,梁峰.超大规模集成电路测试[M].北京:电子工业出版社,2008.
    [3]李学干,苏东庄.计算机系统结构[M].西安:西安电子科技大学出版社,1991.
    [4]王诚,蔡海宁,吴继华.Altera CPLD/FPGA设计[M].北京:人民邮电出版社,2011.
    [5]赵艳华,曹丙霞,张睿.基于Quartus II的FPGA/CPLD设计[M].北京:电子工业出版社,2009.